|
|
A:输出
B:输入
C:输入和输出
逻辑代数由逻辑变量集、逻辑常量及其()构成.
A:逻辑运算
B:程序
C:符号
D:伪代码
将十六进制数E3.14B转换为二进制数是：()
A:10011110.001011100010
B:11000111.010101111100
C:11100011.000101001011
D:11101010.110010110101
ispEXPERT设计输入不可采用（）
A:原理图
B:硬件描述语言
C:功能模拟
D:混合输入
555定时器不可以组成( )
A:多谐振荡器
B:单稳态触发器
C:施密特触发器
D:JK触发器
组合电路（）。
A:可能出现竞争冒险
B:一定出现竞争冒险
C:状态改变时，可能出现竞争冒险
电路具有两个稳定状态，在无外来触发信号作用时，电路将()。
A:自动变化
B:保持原状态不变
C:不确定
PLSI器件的实现功能的核心部分是（）
A:通用逻辑块（GLB）
B:总体布线池（GRP）
C:输出布线池（ORP）
D:输入输出单元
描述小规模时序逻辑电路的有效的方法是()
A:方程法
B:状态表/状态转换表
C:状态图/状态转换图
D:时序图方法
组合电路是由（）。
A:门电路构成
B:触发器构成
C:A和B
下列关于GAL说法正确的是()
A:与阵列可编程
B:或阵列可编程
C:或阵列固定
D:与阵列可固定
PLS2000与3000系列中基本逻辑单元与PLS1000系列不同之处是（）
A:全局时钟结构
B:I/O单元
C:输出使能结构
D:输出布线池结构
最常用的两种整形电路是（）。
A:R—S触发器
B:施密特触发器
C:J—K触发器
D:单稳态触发器
逻辑表达式化简的方法有多种，最常用的是（）化简法。
A:代数
B:卡诺图
C:分析
D:几何
PLA的基本结构主要由哪两部分构成（）
A:“与”阵列
B:“或”阵列
C:"非"阵列
D:输出电路
关于函数最大项描述正确的是（）。
A:在输入变量任意值下必有一个，且仅有一个最大项的值等于0
B:任意两个最大项的和等于0
C:全体最大项的乘积等于1
D:全体最大项的乘积等于0
当加法器的位数进一步增加时，电路的复杂程度（）。
A:会急剧上升
B:会变化
C:会急剧下降
D:不会变化
FLEX/ACEX的结构主要包括（）
A:LAB
B:I/O块
C:RAM块
D:可编程行/列连线
为了揭示时序电路的内在时序关系，常用的方法有()
A:方程法
B:状态表/状态转换表
C:状态图/状态转换图
D:时序图方法
下列哪些属于用卡诺图化简逻辑函数时的步骤：（）。
A:将逻辑式化为标准“与或”式
B:画出表示该逻辑式的卡诺图
C:找出可以合并的最小项
D:选取化简后的乘积项。
随机存储器是一种只能读出，不能写入的存储器
A:错误
B:正确
用2片容量为16K×8的RAM构成容量为32K×8的RAM是位扩展
A:错误
B:正确
动态随机存取存储器需要不断地刷新,以防止电容上存储的信息丢失
A:错误
B:正确
异步时序电路的各级触发器类型不同
A:错误
B:正确
无论是PLA、PAL、GAL等，电路的主体都是由输入缓冲电路、与阵列、或阵列和输出缓冲电路构成
A:错误
B:正确
当传送十进制数5时，在8421奇校验码的校验位上值应为1。
A:错误
B:正确
ROM的每个与项(地址译码器的输出)都一定是最小项
A:错误
B:正确
PLD器件的逻辑功能描述一般分为原理图描述和硬件描述语言描述
A:错误
B:正确
利用反馈归零法获得N进制计数器时，若为异步置零方式，则状态SN只是短暂的过渡状态，不能稳定而是立刻变为0状态
A:错误
B:正确
编码与译码是互逆的过程。
A:错误
B:正确
分辨率是指能够对转换结果发生影响的最小输入量
A:错误
B:正确
单稳态触发器的暂稳态维持时间用tW表示，与电路中RC成正比。
A:错误
B:正确
从逻辑关系来看ROM的结构，它是由与门阵列和或门阵列构成的组合逻辑电路
A:错误
B:正确
余三循环码具有任何相邻码只有一位状态不同的特性。
A:错误
B:正确
同步时序电路具有统一的时钟CP控制。
A:错误
B:正确
执行下列逻辑或运算：01010100 V 10010011其运算结果是11010111。
A:错误
B:正确
多谐振荡器有两个稳态
A:错误
B:正确
将十进制数25.3125转换成相应的十六进制数是19.4。
A:错误
B:正确
计数器的模是指构成计数器的触发器的个数。
A:错误
B:正确
计算机中的所有信息均以二进制形式表示，但有时为了书写与阅读的方便，也使用八进制，十六进制 。
A:错误
B:正确
|
|
发表于 2020-8-8 19:01:12
