福师《EDA技术》在线作业二-0005

adminhan

EDA技术发展阶段描述正确的是（）。
A:CAD阶段
B:CAE阶段
C:EDA阶段
D:以上都不对

TOP-down设计一般分为哪几个层次（）。
A:系统级
B:功能级
C:门级
D:开关级

ASIC电路特点描述正确的是（）。
A:周期长
B:投入高
C:功耗低
D:省面积

基于FPGA/CPLD器件的数字系统设计流程包括哪些阶段（）。
A:设计输入
B:综合
C:布局布线
D:仿真和编程

下面哪些是专业提供PLD器件厂商（）。
A:Xilinx
B:Altera
C:Lattice
D:Micsoftware

常用的集成FPGA/CPLD开发工具有哪些（）。
A:MAX+plus II
B:Quartus II
C:ISE
D:ispLEVER

综合有哪几种形式()。
A:RTL
B:逻辑综合
C:将逻辑门表示转换到版图表示

布局布线完成后会产生哪些文件（）。
A:芯片资源耗用的报告
B:EDIF
C:延时网表
D:器件编程文件

基于EDA技术的设计中，通常有两种设计思路（）。
A:自顶向下
B:自底向上
C:自前向后
D:自后向前

状态机常用的编码方式有（）。
A:顺序编码
B:格雷编码
C:约翰逊编码
D:一位热码

布局布线为将综合生成的电路逻辑网表映射到具体的目标器件中实现，并产生最终的可下载文件的过程。
A:错误
B:正确

SOC是System On Chip,芯片系统的缩写。
A:错误
B:正确

HDL是一种用文本形式来描述和设计电路的语言。
A:错误
B:正确

在EDA设计中一般采用硬件描述语言(HDL)进行电路与系统的描述。
A:错误
B:正确

有限状态机的复位分为两种：同步复位和异步复位。
A:错误
B:正确

PROM(Programmable Read－Only Memory），可编程只读存储器的缩写。
A:错误
B:正确

状态机可以分为：米里型和摩尔型两类。
A:错误
B:正确

Verilog HDL数据类型是用来表示数字电路中的物理连线、数据存储和传输单元等物理量的。
A:错误
B:正确

PLA是Programmable Logic Array,可编程逻辑阵列的缩写。
A:错误
B:正确

数字设计流程中采用原理图方式适合描述电路的连接关系核接口关系。
A:错误
B:正确

采用原理图方式的数字设计的可重用性、可移植要差一些。
A:错误
B:正确

Verilog HDL语法要素与软件编程语言（如C语言）是完全相同的。
A:错误
B:正确

混合仿真器就是能同时支持Verilog和VHDL的仿真器。
A:错误
B:正确

用状态机进行设计具有速度快、结构简单、可靠性高等优点。
A:错误
B:正确

数字设计流程中的设计输入的表达方式一般有原理图方式和HDL文本方式两种。
A:错误
B:正确

把适配后生成的编程文件装入到PLD器件中的过程称为下载。
A:错误
B:正确

行为描述就是对设计实体的数学模型的描述，其抽象程度远高于结构描述。
A:错误
B:正确

PLD按照可编程的次数分为两类：一次性编程器件和可多次编程器件。
A:错误
B:正确

仿真也称模拟，是对所设计电路的功能的验证。
A:错误
B:正确

Verilog HDL中整数型常量是不可以综合的。
A:错误
B:正确

Verilog HDL不支持逻辑运算符。
A:错误
B:正确

在IC设计领域中，IP核一般完成某种功能的设计模块。
A:错误
B:正确

有限状态机非常适合于数字系统的控制模块。
A:错误
B:正确

CPLD是Complex Programmable Logic Device,复杂可编程逻辑器件的缩写。
A:错误
B:正确

硬件综合器和软件程序编译器没有本质区别。
A:错误
B:正确

Verilog HDL中的常量主要有：整数，实数和字符串
A:错误
B:正确

仿真是EDA的精髓所在。
A:错误
B:正确

JTAG边界扫描测试技术提供了一种合理而有效的方法，用以对高密度、引脚密集的器件和系统进行测试。
A:错误
B:正确

FPGA是Field Programmable Gate Array,现场可编程门阵列的缩写。
A:错误
B:正确

ASIC一般采用全定制方法来实现设计。
A:错误
B:正确

数据流描述方式多用于组合逻辑电路。
A:错误
B:正确

Alter的FPGA器件主要由两类配置方式：主动配置方式和被动配置方式。
A:错误
B:正确

HDL是Hardware Description Language,硬件描述语言的缩写。
A:错误
B:正确

Synplify是一种FPGA/CPLD的逻辑综合工具。
A:错误
B:正确

对设计而言，采用的描述级别越高，设计越容易。
A:错误
B:正确

Verilog语言的行为描述语句，如条件语句、赋值语句和循环语句类似于软件高级语言，便于学习和使用。
A:错误
B:正确

Verilog HDL支持循环语句。
A:错误
B:正确

不考虑信号时延等因素的仿真称为功能仿真。
A:错误
B:正确

Verilog HDL不支持条件语句。
A:错误
B:正确

编译型仿真器的仿真速度快，但需要预处理，不能即时修改。
A:错误
B:正确