地大《数字电路与逻辑设计》在线作业二-0011

adminhan

要使JK触发器在时钟作用下的次态与现态相反，JK端取值应为__________.
A:JK=00
B:JK=01
C:JK=10
D:JK=11

译码电路的输入量是____________。
A:二进制
B:十进制
C:十六进制
D:某个特定的输入信号

按计数器状态变化的规律分类，计数器可分为___________计数器。
A:加法、减法及加减可逆
B:同步和异步
C:二、十和N进制
D:以上都不对

<IMG SRC="http://file.open.com.cn/Lms/ItemDBAttachments/image/singleselect/ddsjjg/20051117/3b5c1ce2.JPG"></IMG>
A:110
B:010
C:101
D:100

ROM是指_____________。
A:随机读写存储器
B:只读存储器
C:不可擦除式只读存储器
D:可擦可编程只读存储器

时序电路可以由____________组成。
A:门电路
B:触发器或门电路
C:触发器
D:触发器或触发器和门电路的组合

七段数码显示译码电路应有 ____________个输出端。
A:8
B:7
C:16
D:15

触发器由门电路构成，和门电路比较，功能上主要特点是__________。
A:和门电路功能一样
B:有记忆功能
C:没有记忆功能
D:以上答案都不对

通常计数器应具有___________功能。
A:清零、置数、累计CP个数
B:存取数据
C:两者皆有
D:两者皆不具有

在逻辑函数的卡诺图化简中，合并相邻项（画圈）的方法必须画成____________形状。
A:三角形
B:矩形
C:菱形
D:任意

根据反演规则， 的反函数为__________。<IMG SRC="http://file.open.com.cn/Lms/ItemDBAttachments/image/singleselect/ddsjjg/20051117/15866d5b.JPG"></IMG>
A:<IMG SRC="http://file.open.com.cn/Lms/ItemDBAttachments/image/singleselect/ddsjjg/20051117/95efee83.JPG"></IMG>
B:<IMG SRC="http://file.open.com.cn/Lms/ItemDBAttachments/image/singleselect/ddsjjg/20051117/559336fa.JPG"></IMG>
C:<IMG SRC="http://file.open.com.cn/Lms/ItemDBAttachments/image/singleselect/ddsjjg/20051117/58311399.JPG"></IMG>
D:<IMG SRC="http://file.open.com.cn/Lms/ItemDBAttachments/image/singleselect/ddsjjg/20051117/e220f18d.JPG"></IMG>

将D触发器改造成T触发器，图1所示电路中的虚线框内应是_______。<IMG SRC="http://file.open.com.cn/Lms/ItemDBAttachments/image/singleselect/ddsjjg/20051117/7dde8d11.JPG"></IMG>
A:或非门
B:与非门
C:异或门
D:同或门

组合电路的设计是指___________。
A:已知逻辑要求，求解逻辑表达式并画逻辑图的过程
B:已知逻辑要求，列真值表的过程
C:已知逻辑图，求解逻辑功能的过程
D:已知逻辑图，列真值表的过程

余3码10001000对应的2421码为_________.
A:01010101
B:10000101
C:10111011
D:11101011

用卡诺图化简时，若对每个方格群尽可能选大，则在最简表达式中_______________。
A:与项的个数少
B:与项中含的变量个数少
C:实现该功能的门电路少
D:以上选项都不正确

下列触发器中克服了空翻现象的有_____．
A:边沿D触发器
B:主从RS触发器
C:钟控RS触发器
D:从JK触发器

设两输入或非门的输入为x和y，输出为z ，当z为低电平时，有________。
A:x和y同为高电平
B:x为高电平，y为低电平
C:x为低电平，y为高电平
D:x和y同为低电平

时序逻辑电路中一定包含_________.
A:触发器
B:组合逻辑电路
C:移位寄存器
D:译码器

小数“0”的反码形式有_________。
A:0．0……0
B:1．0……0
C:0．1……1
D:1．1……1

逻辑函数F=A⊕B和G=A⊙B满足关系 _______ 。
A:F=G非
B:F‘=G
C:F‘=G非
D:F=G⊕1

下列各运算集合中，具有完备性的是______ 。
A:与或非运算
B:或非运算
C:与运算
D:非运算

化简完全确定状态表时，最大等效类的数目即最简状态表中的状态数目。
A:错误
B:正确

并行加法器采用先行进位（并行进位）的目的是提高运算速度。
A:错误
B:正确

反码和补码均可实现将减法运算转化为加法运算。
A:错误
B:正确

图3所示是一个具有一条反馈回路的电平异步时序逻辑电路。<IMG SRC="http://file.open.com.cn/Lms/ItemDBAttachments/image/judge/ddsjjg/20051117/22fa2fc9.JPG"></IMG>
A:错误
B:正确