地大《数字电路与逻辑设计》在线作业二-0009

adminhan

逻辑函数中的最小项_______________。
A:任何两个不同的最小项乘积为1
B:任何两个不同的最小项乘积为0
C:任何两个不同的最小项乘积为1或0
D:无正确答案

七段数码显示译码电路应有 ____________个输出端。
A:8
B:7
C:16
D:15

一位842lBCD码计数器至少需要__________个触发器。
A:3
B:4
C:5
D:6

米你型时序电路的输出__________.
A:只与当前外输入有关
B:只与内部状态有关
C:与外输入和内部状态都有关
D:与外输入和内部状态都无关

编码电路和译码电路中，____________电路的输出是二进制代码。
A:编码
B:译码
C:编码和译码
D:以上选项都不对

下列四种类型的逻辑门中，可以用_________实现三种基本运算。
A:与门
B:或门
C:非门
D:与非门

将D触发器改造成T触发器，图1所示电路中的虚线框内应是_______。<IMG SRC="http://file.open.com.cn/Lms/ItemDBAttachments/image/singleselect/ddsjjg/20051117/7dde8d11.JPG"></IMG>
A:或非门
B:与非门
C:异或门
D:同或门

输出状态和输入信号相同的触发器叫______触发器。
A:RS
B:D
C:T
D:JK

组合电路的分析是指___________。
A:已知逻辑图，求解逻辑表达式的过程
B:已知真值表，求解逻辑功能的过程
C:已知逻辑图，求解逻辑功能的过程
D:已知逻辑要求，列真值表的过程

根据组成计数器的各触发器状态翻转的时间与CP的关系分类，计数器可分为___________计数器。
A:加法、减法及加减可逆
B:同步和异步
C:二、十和N进制
D:以上无正确的选项

同步时序电路和异步时序电路比较，其差异在于后者__________.
A:没有触发器
B:没有统一的时钟脉冲控制
C:没有稳定状态
D:输出只与内部状态有关

通常计数器应具有___________功能。
A:清零、置数、累计CP个数
B:存取数据
C:两者皆有
D:两者皆不具有

一个16选1的数据选择器（十六路数据选择器），其地址输入（选择控制输入）端有__________个。
A:1
B:2
C:4
D:8

<IMG SRC="http://file.open.com.cn/Lms/ItemDBAttachments/image/singleselect/ddsjjg/20051117/3b5c1ce2.JPG"></IMG>
A:110
B:010
C:101
D:100

仅具有“保持” “翻转”功能的触发器叫___________。
A:JK触发器
B:T触发器
C:D触发器
D:RS触发器

在下列逻辑电路中，是组合逻辑电路的是_______ 。
A:译码器
B:编码器
C:全加器
D:寄存器

时序逻辑电路中一定包含_________.
A:触发器
B:组合逻辑电路
C:移位寄存器
D:译码器

设两输入或非门的输入为x和y，输出为z ，当z为低电平时，有________。
A:x和y同为高电平
B:x为高电平，y为低电平
C:x为低电平，y为高电平
D:x和y同为低电平

下列各运算集合中，具有完备性的是______ 。
A:与或非运算
B:或非运算
C:与运算
D:非运算

在何种情况下，“或非”运算的结果是逻辑“0”。____
A:全部输入为“0”
B:全部输入为“1”
C:任一输入为“0”，其他输入为“1”
D:任一输入为“1”

逻辑函数F=A⊕B和G=A⊙B满足关系 _______ 。
A:F=G非
B:F‘=G
C:F‘=G非
D:F=G⊕1

化简完全确定状态表时，最大等效类的数目即最简状态表中的状态数目。
A:错误
B:正确

并行加法器采用先行进位（并行进位）的目的是提高运算速度。
A:错误
B:正确

反码和补码均可实现将减法运算转化为加法运算。
A:错误
B:正确

图3所示是一个具有一条反馈回路的电平异步时序逻辑电路。<IMG SRC="http://file.open.com.cn/Lms/ItemDBAttachments/image/judge/ddsjjg/20051117/22fa2fc9.JPG"></IMG>
A:错误
B:正确