地大《数字电路与逻辑设计》在线作业二-0008

adminhan

将D触发器改造成T触发器，图1所示电路中的虚线框内应是_______。<IMG SRC="http://file.open.com.cn/Lms/ItemDBAttachments/image/singleselect/ddsjjg/20051117/7dde8d11.JPG"></IMG>
A:或非门
B:与非门
C:异或门
D:同或门

同步计数器和异步计数器比较，同步计数器的显著优点是__________。
A:工作速度高
B:触发器利用率高
C:电路简单
D:不受时钟CP控制

一位842lBCD码计数器至少需要__________个触发器。
A:3
B:4
C:5
D:6

一个16选1的数据选择器（十六路数据选择器），其地址输入（选择控制输入）端有__________个。
A:1
B:2
C:4
D:8

输出状态和输入信号相同的触发器叫______触发器。
A:RS
B:D
C:T
D:JK

要使JK触发器在时钟作用下的次态与现态相反，JK端取值应为__________.
A:JK=00
B:JK=01
C:JK=10
D:JK=11

设计一个四位二进制码的奇偶位发生器（假定采用偶检验码），需要_______个异或门。
A:2
B:3
C:4
D:5

仅具有“置0” “置1” “保持” “翻转”功能的触发器叫___________。
A:JK触发器
B:D触发器
C:T触发器
D:以上选项都不对

<IMG SRC="http://file.open.com.cn/Lms/ItemDBAttachments/image/singleselect/ddsjjg/20051117/3b5c1ce2.JPG"></IMG>
A:110
B:010
C:101
D:100

按计数器状态变化的规律分类，计数器可分为___________计数器。
A:加法、减法及加减可逆
B:同步和异步
C:二、十和N进制
D:以上都不对

通常计数器应具有___________功能。
A:清零、置数、累计CP个数
B:存取数据
C:两者皆有
D:两者皆不具有

时序电路可以由____________组成。
A:门电路
B:触发器或门电路
C:触发器
D:触发器或触发器和门电路的组合

二进制译码器是指____________。
A:将二进制代码转换成某个对应的输出信号
B:将某个特定的输入信号转换成二进制数
C:具有以上两种功能
D:以上两种功能都不具有

同步时序电路和异步时序电路比较，其差异在于后者__________.
A:没有触发器
B:没有统一的时钟脉冲控制
C:没有稳定状态
D:输出只与内部状态有关

ROM是指_____________。
A:随机读写存储器
B:只读存储器
C:不可擦除式只读存储器
D:可擦可编程只读存储器

小数“0”的反码形式有_________。
A:0．0……0
B:1．0……0
C:0．1……1
D:1．1……1

逻辑函数F=A⊕B和G=A⊙B满足关系 _______ 。
A:F=G非
B:F‘=G
C:F‘=G非
D:F=G⊕1

n个变量的逻辑函数的最小项是 ________ 。
A:n个变量的积项，它包含全部n个变量
B:n个变量的和项
C:每个变量都以原变量的形式出现
D:每个变量都以原变量或反变量的形式出现，且仅出现一次

在下列逻辑电路中，是组合逻辑电路的是_______ 。
A:译码器
B:编码器
C:全加器
D:寄存器

下列触发器中克服了空翻现象的有_____．
A:边沿D触发器
B:主从RS触发器
C:钟控RS触发器
D:从JK触发器

在何种情况下，“或非”运算的结果是逻辑“0”。____
A:全部输入为“0”
B:全部输入为“1”
C:任一输入为“0”，其他输入为“1”
D:任一输入为“1”

化简完全确定状态表时，最大等效类的数目即最简状态表中的状态数目。
A:错误
B:正确

图3所示是一个具有一条反馈回路的电平异步时序逻辑电路。<IMG SRC="http://file.open.com.cn/Lms/ItemDBAttachments/image/judge/ddsjjg/20051117/22fa2fc9.JPG"></IMG>
A:错误
B:正确

并行加法器采用先行进位（并行进位）的目的是提高运算速度。
A:错误
B:正确

反码和补码均可实现将减法运算转化为加法运算。
A:错误
B:正确