地大《数字电路与逻辑设计》在线作业二-0007

adminhan

二进制译码器是指____________。
A:将二进制代码转换成某个对应的输出信号
B:将某个特定的输入信号转换成二进制数
C:具有以上两种功能
D:以上两种功能都不具有

组合电路的设计是指___________。
A:已知逻辑要求，求解逻辑表达式并画逻辑图的过程
B:已知逻辑要求，列真值表的过程
C:已知逻辑图，求解逻辑功能的过程
D:已知逻辑图，列真值表的过程

仅具有“置0” “置1”功能的触发器叫___________。
A:JK触发器
B:RS触发器
C:D触发器
D:T触发器

译码电路的输入量是____________。
A:二进制
B:十进制
C:十六进制
D:某个特定的输入信号

仅具有“保持” “翻转”功能的触发器叫___________。
A:JK触发器
B:T触发器
C:D触发器
D:RS触发器

摩尔型时序电路的输出__________．
A:仅同当前外输入有关
B:仅同电路内部状态有关
C:既与外输入也与内部状态有关
D:与外输入和内部状态都无关

寄存器在电路组成上的特点是 ____________。
A:有CP输入端，无数据输入端
B:有CP输入端和数据输入端
C:无CP输入端，有数据输入端
D:无CP输入端，无数据输入端

下列四种类型的逻辑门中，可以用_________实现三种基本运算。
A:与门
B:或门
C:非门
D:与非门

计数器在电路组成上的特点是___________。
A:有CP输入端，无数据输入端
B:有CP输入端和数据输入端
C:无CP输入端,有数据输入端
D:无CP输入端,无数据输入端

表示任意两位无符号十进制数需要________个二进制数。
A:6
B:7
C:8
D:9

余3码10001000对应的2421码为_________.
A:01010101
B:10000101
C:10111011
D:11101011

实现两个四位二进制数相乘的组合电路，应有_________个输出函数。
A:8
B:9
C:10
D:11

根据反演规则， 的反函数为__________。<IMG SRC="http://file.open.com.cn/Lms/ItemDBAttachments/image/singleselect/ddsjjg/20051117/15866d5b.JPG"></IMG>
A:<IMG SRC="http://file.open.com.cn/Lms/ItemDBAttachments/image/singleselect/ddsjjg/20051117/95efee83.JPG"></IMG>
B:<IMG SRC="http://file.open.com.cn/Lms/ItemDBAttachments/image/singleselect/ddsjjg/20051117/559336fa.JPG"></IMG>
C:<IMG SRC="http://file.open.com.cn/Lms/ItemDBAttachments/image/singleselect/ddsjjg/20051117/58311399.JPG"></IMG>
D:<IMG SRC="http://file.open.com.cn/Lms/ItemDBAttachments/image/singleselect/ddsjjg/20051117/e220f18d.JPG"></IMG>

触发器由门电路构成，和门电路比较，功能上主要特点是__________。
A:和门电路功能一样
B:有记忆功能
C:没有记忆功能
D:以上答案都不对

仅具有“置0” “置1” “保持” “翻转”功能的触发器叫___________。
A:JK触发器
B:D触发器
C:T触发器
D:以上选项都不对

组合逻辑电路的输出与输入的关系可用 ________描述。
A:真值表
B:流程表
C:逻辑表达式
D:状态图

小数“0”的反码形式有_________。
A:0．0……0
B:1．0……0
C:0．1……1
D:1．1……1

在下列逻辑电路中，是组合逻辑电路的是_______ 。
A:译码器
B:编码器
C:全加器
D:寄存器

设两输入或非门的输入为x和y，输出为z ，当z为低电平时，有________。
A:x和y同为高电平
B:x为高电平，y为低电平
C:x为低电平，y为高电平
D:x和y同为低电平

下列各运算集合中，具有完备性的是______ 。
A:与或非运算
B:或非运算
C:与运算
D:非运算

n个变量的逻辑函数的最小项是 ________ 。
A:n个变量的积项，它包含全部n个变量
B:n个变量的和项
C:每个变量都以原变量的形式出现
D:每个变量都以原变量或反变量的形式出现，且仅出现一次

并行加法器采用先行进位（并行进位）的目的是提高运算速度。
A:错误
B:正确

图3所示是一个具有一条反馈回路的电平异步时序逻辑电路。<IMG SRC="http://file.open.com.cn/Lms/ItemDBAttachments/image/judge/ddsjjg/20051117/22fa2fc9.JPG"></IMG>
A:错误
B:正确

反码和补码均可实现将减法运算转化为加法运算。
A:错误
B:正确

化简完全确定状态表时，最大等效类的数目即最简状态表中的状态数目。
A:错误
B:正确