地大《数字电路与逻辑设计》在线作业一-0007

adminhan

要使JK触发器在时钟作用下的次态与现态相反，JK端取值应为__________.
A:JK=00
B:JK=01
C:JK=10
D:JK=11

表示任意两位无符号十进制数需要________个二进制数。
A:6
B:7
C:8
D:9

译码电路的输入量是____________。
A:二进制
B:十进制
C:十六进制
D:某个特定的输入信号

二进制译码器是指____________。
A:将二进制代码转换成某个对应的输出信号
B:将某个特定的输入信号转换成二进制数
C:具有以上两种功能
D:以上两种功能都不具有

同步时序电路和异步时序电路比较，其差异在于后者__________.
A:没有触发器
B:没有统一的时钟脉冲控制
C:没有稳定状态
D:输出只与内部状态有关

根据组成计数器的各触发器状态翻转的时间与CP的关系分类，计数器可分为___________计数器。
A:加法、减法及加减可逆
B:同步和异步
C:二、十和N进制
D:以上无正确的选项

在下列逻辑电路中，不是组合逻辑电路的是_______。
A:译码器
B:编码器
C:全加器
D:寄存器

按计数器状态变化的规律分类，计数器可分为___________计数器。
A:加法、减法及加减可逆
B:同步和异步
C:二、十和N进制
D:以上都不对

七段数码显示译码电路应有 ____________个输出端。
A:8
B:7
C:16
D:15

<IMG SRC="http://file.open.com.cn/Lms/ItemDBAttachments/image/singleselect/ddsjjg/20051117/3b5c1ce2.JPG"></IMG>
A:110
B:010
C:101
D:100

根据反演规则， 的反函数为__________。<IMG SRC="http://file.open.com.cn/Lms/ItemDBAttachments/image/singleselect/ddsjjg/20051117/15866d5b.JPG"></IMG>
A:<IMG SRC="http://file.open.com.cn/Lms/ItemDBAttachments/image/singleselect/ddsjjg/20051117/95efee83.JPG"></IMG>
B:<IMG SRC="http://file.open.com.cn/Lms/ItemDBAttachments/image/singleselect/ddsjjg/20051117/559336fa.JPG"></IMG>
C:<IMG SRC="http://file.open.com.cn/Lms/ItemDBAttachments/image/singleselect/ddsjjg/20051117/58311399.JPG"></IMG>
D:<IMG SRC="http://file.open.com.cn/Lms/ItemDBAttachments/image/singleselect/ddsjjg/20051117/e220f18d.JPG"></IMG>

仅具有“置0” “置1”功能的触发器叫___________。
A:JK触发器
B:RS触发器
C:D触发器
D:T触发器

组合电路的分析是指___________。
A:已知逻辑图，求解逻辑表达式的过程
B:已知真值表，求解逻辑功能的过程
C:已知逻辑图，求解逻辑功能的过程
D:已知逻辑要求，列真值表的过程

下列四种类型的逻辑门中，可以用_________实现三种基本运算。
A:与门
B:或门
C:非门
D:与非门

用卡诺图化简时，若对每个方格群尽可能选大，则在最简表达式中_______________。
A:与项的个数少
B:与项中含的变量个数少
C:实现该功能的门电路少
D:以上选项都不正确

下列各运算集合中，具有完备性的是______ 。
A:与或非运算
B:或非运算
C:与运算
D:非运算

组合逻辑电路的输出与输入的关系可用 ________描述。
A:真值表
B:流程表
C:逻辑表达式
D:状态图

小数“0”的反码形式有_________。
A:0．0……0
B:1．0……0
C:0．1……1
D:1．1……1

n个变量的逻辑函数的最小项是 ________ 。
A:n个变量的积项，它包含全部n个变量
B:n个变量的和项
C:每个变量都以原变量的形式出现
D:每个变量都以原变量或反变量的形式出现，且仅出现一次

在下列逻辑电路中，是组合逻辑电路的是_______ 。
A:译码器
B:编码器
C:全加器
D:寄存器

在何种情况下，“或非”运算的结果是逻辑“0”。____
A:全部输入为“0”
B:全部输入为“1”
C:任一输入为“0”，其他输入为“1”
D:任一输入为“1”

反码和补码均可实现将减法运算转化为加法运算。
A:错误
B:正确

并行加法器采用先行进位（并行进位）的目的是提高运算速度。
A:错误
B:正确

图3所示是一个具有一条反馈回路的电平异步时序逻辑电路。<IMG SRC="http://file.open.com.cn/Lms/ItemDBAttachments/image/judge/ddsjjg/20051117/22fa2fc9.JPG"></IMG>
A:错误
B:正确

化简完全确定状态表时，最大等效类的数目即最简状态表中的状态数目。
A:错误
B:正确