|
|
A:多谐振荡器
B:单稳态触发器
C:施密特触发器
D:石英晶体多谐振荡器
灌电流负载是门电路输出为（）电平时的负载。
A:高
B:低
C:悬空
D:零
要用1K×8的RAM扩展成8K×16的RAM，需选用(????)译码器。
A:3线-8线
B:2线-4线
C:1线-2线
D:4线-16线
当与门输入信号A、B的输入顺序为（ ）变化时，将可能出现竞争冒险。
A:00→01→11→10
B:00→01→10→11
C:00→10→11→01
D:11→10→00→01
接通电源电压就能输出矩形波形的电路是（）。
A:单稳态触发器
B:施密特触发器
C:Ｄ触发器
D:多谐振荡器
拉电流负载是门电路输出为（）电平时的负载。
A:高
B:低
C:悬空
D:零
一个四位二进制减法计数器初始状态为0110，经过101个脉冲有效沿触发后，它的输出是?(????)。
A:0000
B:0001
C:0011
D:0010
施密特触发器可以把（???）波形变换成（???）波形。
A:正弦,三角
B:矩形，三角
C:三角，方波
D:正弦，矩形
8421BCD码10000001转化为十六进制数是（）。
A:15
B:51
C:81
D:18
由集成定时器555构成的单稳态触发器，加大定时电容C，则（）。
A:增大输出脉冲的幅度
B:增大输出脉冲的宽度
C:对输出脉冲无影响
D:减小输出脉冲的宽度
以下关于时序逻辑电路的说法正确的是（）。
A:任一时刻的输出信号不仅和当时的输入信号有关，而且与电路原状态有关
B:时序电路必须包含存储电路
C:状态转换表、时序图等可以描述时序逻辑电路
D:时序电路工作时始终在有限个状态间按一定规律转换
下列哪一个是按照电路结构对触发器进行分类的（）。
A:基本RS触发器
B:T触发器
C:同步触发器
D:主从触发器
二进制加法运算的基本规则有（）。
A:逢二进一
B:最低位是两个数最低位的相加
C:除最低位其余位都是三个数相加
D:任何位相加都产生两个结果（本位和向高位的进位）
在下列逻辑电路中，属于组合逻辑电路的有（）。
A:译码器
B:编码器
C:全加器
D:寄存器
脉冲整形电路有（）。
A:多谐振荡器
B:单稳态触发器
C:施密特触发器
D:555定时器
一种进位计数制包含两个基本因素（）。
A:数制
B:码制
C:基数
D:位权
时序逻辑电路按状态变化的特点分为（）。
A:同步时序逻辑电路
B:异步时序逻辑电路
C:米里型
D:摩尔型
TTL电路在正逻辑系统中，以下相当于输入逻辑“1”的是（）。
A:悬空
B:通过电阻2.7kΩ接电源
C:通过电阻2.7kΩ接地
D:通过电阻510Ω接地
数字系统的优点有（）。
A:较大的动态范围
B:可预先决定精度
C:可靠性高
D:对温度变化敏感性低
按照数据写入的方式，ROM可分为（）。
A:掩膜ROM
B:PROM
C:EPROM
D:E2PROM
三态门的典型用途就是能够实现用总线传输几个不同的数据或控制信号。
A:对
B:错
普通的逻辑门电路允许将输出端直接连在一起。
A:对
B:错
在二进制译码器中，如果输入代码有n位，则有2的（n-1）次方个输出信号。
A:对
B:错
利用卡诺图化简非完全描述逻辑函数更方便。
A:对
B:错
单稳态触发器的主要应用为：定时、延时、整形。
A:对
B:错
异步计数器的优点是结构简单，缺点是速度慢。
A:对
B:错
卡诺图不适合于变量个数较多的逻辑函数表达式的化简。
A:对
B:错
CMOS集成门电路是当前组合逻辑电路的基本逻辑单元。
A:对
B:错
实现触发器的功能转换，有两种方法，即状态方程法和驱动表法。
A:对
B:错
为了暂存四位数据信号，可用二个触发器构成数据寄存器。
A:对
B:错
|
|
发表于 2020-8-8 19:07:48
