|
|
对于JK触发器，若J=K，则可构成。A.RS触发器B.D触发器C.T触发器D.Tˊ触发器
A:A
B:B
C:C
D:D
4.一个16选一的数据选择器，其数据输入端有个。
A:1
B:2
C:4
D:16
同步计数器和异步计数器比较，同步计数器的显著优点是。A.工作速度高B.触发器利用率高C.电路简单D.不受时钟CP控制。
A:A
B:B
C:C
D:D
要实现多输入、单输出逻辑函数，应选用：A、二进制编码器B、数据选择器C、优先编码器D、数据分配器
A:A
B:B
C:C
D:D
断电之后，能够将存储内容保存下来的存储器是：
A:RAM
B:ROM
C:计数器
D:移位寄存器
8．为实现将JK触发器转换为D触发器，应使。
A:J=D,K=
B:K=D,J=
C:J=K=D
D:J=K=
4、二进制数1101100的等值十进制数为
A:105
B:207
C:103
D:108
同步时序电路和异步时序电路比较，其差异在于后者。
A.没有触发器B.没有统一的时钟脉冲控制C.没有稳定状态D.输出只与内部状态有关
A:A
B:B
C:C
D:D
一个容量为512×1的静态RAM具有
A:9条地址线
B:1条地址线，9条数据线
C:512条地址线，9条数据线
D:9条地址线，5121条数据线
动态CMOS存储单元存储信息是靠A、电容；B、存储器；C、触发器；D、与非门
A:A
B:B
C:C
D:D
一位8421BCD码计数器至少需要。A.3个触发器B.4个触发器C.5个触发器D.10个触发器
A:A
B:B
C:C
D:D
构成时序电路必须有：A、计数器B、组合电路C、门电路D、存储电路
A:A
B:B
C:C
D:D
9、边沿触发器触发方式是：
A:下降沿触发
B:上升沿触发
C:电平触发
D:可以上升沿触发也可下降沿触发
石英晶体多谐振荡器的突出优点是。
A:速度高
B:电路简单
C:振荡频率稳定
D:输出波形边沿陡峭
2、二进制数11011的等值十进制数为
A:15
B:27
C:33
D:22
一个8位的数∕模转换器,当输入数码为00000001时输出电压为0.03V。
当输入码为01001101时,输出电压为：
A:0.03V
B:2.31V
C:0.77V
D:8.25V
.N个触发器可以构成二进制寄存器的位数为。A.N-1位B.N位C.N 1位D.2N位
A:A
B:B
C:C
D:D
一个容量为512×1的静态RAM具有。
A.9条地址线，1条数据线B.1条地址线，9条数据线C.512条地址线，9条数据线D.9条地址线，5121条数据线
A:A
B:B
C:C
D:D
8、要实现多输入、单输出逻辑函数，应选用：
A:二进制编码器
B:数据选择器
C:优先编码器
D:数据分配器
可以将足够幅度的正弦波变成方波的电路是A、单稳态触发器B、多谐振荡器C、施密特触发器D、AD转换器
A:A
B:B
C:C
D:D
1、在二—十进制编码器电路中，允许同时在多个输入端加入有效输入编码信号。
A:错误
B:正确
一个N位逐次逼近型A/D转换器完成一次转换要进行N次比较，需要N 2个时钟脉冲。
A:错误
B:正确
动态CMOS存储单元存储信息是靠与非门。
A:错误
B:正确
将模拟量转换为数字量的过程称为模/数转换。
A:错误
B:正确
存储器字数的扩展可以利用外加译码器控制数个芯片的片选输入端来实现。
A:错误
B:正确
一个RAM芯片有8条地址线，8条输出线，该芯片能存储二进制数码的个数为8×8个
A:错误
B:正确
7、TTLOC门（集电极开路门）的输出端可以直接相连，实现线与。
A:错误
B:正确
2、实现两个二进制数相加的电路称为半加；
A:错误
B:正确
用2片容量为16K×8的RAM构成容量为32K×8的RAM是位扩展。
A:错误
B:正确
25、逻辑函数的F对偶式再作对偶变换则结果为F。
A:错误
B:正确
多谐振荡器的输出信号的周期与阻容元件的参数成正比。
A:错误
B:正确
施密特触发器的二个阈值电压是相同的。
A:错误
B:正确
12、数据选择器和数据分配器的功能正好相反，互为逆过程。
A:错误
B:正确
3、CMOS或非门与TTL或非门的逻辑功能完全相同。
A:错误
B:正确
同步二进制计数器的电路比异步二进制计数器复杂，所以实际应用中较少使用同步二进制计数器。
A:错误
B:正确
4、主从JK触发器、边沿JK触发器和同步JK触发器的逻辑功能完全相同。
A:错误
B:正确
同步时序电路具有统一的时钟CP控制。
A:错误
B:正确
D/A转换器的位数越多，转换精度越高。
A:错误
B:正确
20、八进制数(16)8比十进制数(16)10小。
A:错误
B:正确
时序电路不含有记忆功能的器件
A:错误
B:正确
|
|
发表于 2020-10-31 04:24:10
