|
|
A:根据逻辑电路，从输入到输出写出各级逻辑表达式，直到写出最后输出端与输入信号的逻辑函数表达式
B:将各逻辑函数表达式化简和变换，以得到最简单的表达式
C:根据化简后逻辑表达式列出真值表
D:根据真值表和化简后的逻辑表达式对逻辑电路进行分析，最后确定其功能
消除冒险竞争的方法（）。
A:发现并消去互补相乘项
B:增加乘积项避免互相项相加
C:输出端并联电容器
D:输入端并联电容器
卡诺图化简步骤是（ ）。
A:将逻辑函数写成最小项表达式
B:按最小项表达式填写卡诺图
C:合并最小项
D:将包围圈对于的乘积项相加
逻辑函数的表示方法中具有唯一性的是（ ）。
A:真值表
B:表达式
C:逻辑图
D:卡诺图
逻辑函数的化简方法有（）。
A:并项法
B:吸收法
C:消去法
D:配项法
逻辑函数的化简方法有（ ）。
A:并项法
B:吸收法
C:消去法
D:配项法
计数器按触发器动作分类，可分为（）。
A:加法计数器
B:减法计数器
C:同步计数器
D:异步计数器
TTL逻辑电路包括（）。
A:非门
B:与非门
C:或非门
D:与或非门
卡诺图化简的步骤是（ ）。
A:将逻辑函数写成最小项表达式
B:按最小项表达式填写卡诺图
C:合并最小项
D:将包围圈对应的乘积项相加
卡诺图化简画包围圈时应遵循的原则是（ ）。
A:包围圈内的方格数必定是2的n次方个，n等于1、2、3、...
B:相邻方格包括上下相邻、左右相邻和四角相邻
C:同一个方格可以被不同的包围圈重复包围，但新增包围圈中一定要有新的方格，否则该包围圈为多余
D:包围圈内的方格数要尽可能多，包围圈的数目尽可能少
组合逻辑电路消除竞争冒险的方法有（）。
A:修改逻辑设计
B:在输出端接入缓冲电路
C:后级加缓冲电路
D:屏蔽输入信号的尖峰干扰
要使TTL与非门工作在转折区，可使输入端对地外接电阻RI（）。
A:>RON
B:<ROFF
C:ROFF<RI<RON
D:>ROFF
二、十进制码就是用（）位二进制数来表示（ ）位十进制数中的0~9这十个数码，简称BCD码。
A:4、2
B:4、1
C:2、1
D:2、2
常用BCD码有( )。
A:奇偶校验码
B:格雷码
C:8421码
D:汉明码
用555定时器组成施密特触发器，当输入控制端CO外接10V电压时，回差电压为（ ）。
A:3.33V
B:5V
C:6.66V
D:10V
下列逻辑电路中为时序逻辑电路的是（）。
A:变量译码器
B:加法器
C:数码寄存器
D:数据选择器
Verilog语言大概提供了约（ ）个运算符。
A:20
B:30
C:40
D:50
设周期性数字波形的高电平持续6ms，低电平持续10ms，占空比为（ ）。
A:60%
B:47.5%
C:37.5%
D:30%
利用逻辑代数的基本公式，可把任一个逻辑函数化成若干个最小项之和的形式称为（）。
A:最小项表达式
B:综合表达式
C:通用表达式
D:逻辑表达式
（ ）是一种对脉冲电平敏感的存储单元电路。
A:寄存器
B:锁存器
C:触发器
D:定时器
竞争现象肯定会产生干扰脉冲。
A:错误
B:正确
数字系统设计分为自下而上和自上而下的设计方法。
A:错误
B:正确
多谐振荡器的两个暂稳态转换过程是通过电容C充放电来完成的。
A:错误
B:正确
4008为四位二进制超前进位全加器。
A:错误
B:正确
任意一个逻辑函数经过变化，都能表示成唯一的最小项表达式。
A:错误
B:正确
八进制数（18）8比十进制数（18）10小。
A:错误
B:正确
数字信号就是一系列时间离散、数值也离散的信号。
A:错误
B:正确
0FEH是我们数制中的十六进制。
A:错误
B:正确
异或函数和同或函数在逻辑上互为反函数。
A:错误
B:正确
电路的噪声容限越大，抗干扰能力愈强。
A:错误
B:正确
|
|
发表于 2020-8-8 19:01:17
