北交《数字电子技术（含实验）》在线作业一-0002

adminhan

构成移位寄存器可以采用的触发器为（ ）。
A:R-S型
B:J-K型
C:主从型
D:同步型

逻辑函数的化简方法有（ ）。
A:并项法
B:吸收法
C:消去法
D:配项法

与十进制相比二进制的优点是（ ）。
A:数字装置简单可靠、所有元件少
B:运算规则简单、运算操作方便
C:运算速度快
D:数值表达清晰、便于观察

CMOS数字集成电路与TTL数字集成电路相比突出的优点是( )。
A:微功耗
B:高速度
C:高抗干扰能力
D:电源范围宽

卡诺图化简的步骤是（ ）。
A:将逻辑函数写成最小项表达式
B:按最小项表达式填写卡诺图
C:合并最小项
D:将包围圈对应的乘积项相加

逻辑变量的取值１和０可以表示（ ）。
A:开关的闭合、断开
B:电位的高、低
C:真与假
D:电流的有、无

（ ）构成各种时序电路的存储单元电路。
A:寄存器
B:锁存器
C:触发器
D:定时器

TTL电路在正逻辑系统中，以下各种输入中( )相当于输入逻辑“1”。
A:悬空
B:通过电阻2.7kΩ接电源
C:通过电阻2.7kΩ接地
D:通过电阻510Ω接地

逻辑代数的基本规则是（ ）。
A:代入规则
B:反演规则
C:对偶规则
D:延展规则

下列哪一个是按照电路结构对触发器进行分类的（ ）。
A:基本RS触发器
B:T触发器
C:同步触发器
D:主从触发器

A+BC=（ ）。
A:A+B
B:A+C
C:（A+B）（A+C）
D:B+C

下列逻辑电路中为时序逻辑电路的是（）。
A:变量译码器
B:加法器
C:数码寄存器
D:数据选择器

二进制是以（ ）为基数的计数体制。
A:数字
B:两位
C:高低电平
D:2

典型的集成PLA（82S100）有（ ）输入变量。
A:8
B:16
C:24
D:48

边沿式D触发器是一种（ ）稳态电路。
A:无
B:单
C:双
D:多

利用逻辑代数的基本公式，可把任一个逻辑函数化成若干个最小项之和的形式称为（）。
A:最小项表达式
B:综合表达式
C:通用表达式
D:逻辑表达式

Verilog语言大概提供了约（ ）个运算符。
A:20
B:30
C:40
D:50

为实现将JK触发器转换为D触发器，应使（ ）。
A:J=D,K=/D
B:K=D,J=/D
C:J=K=D
D:J=K=/D

下列触发器中，没有约束条件的是（ ）。
A:基本RS触发器
B:主从RS触发器
C:同步RS触发器
D:边沿D触发器

当A和B都是1位数时，它们只能取（ ）和（ ）两种值。
A:0、0
B:0、1
C:1、1
D:1、2

模拟信号在时间上的连续变化的，幅值上也是连续取值的。
A:错误
B:正确

7的8421BCD码是0101。
A:错误
B:正确

一个双稳态触发器可以保存1位二值信息。
A:错误
B:正确

八进制数（18）8比十进制（18）10小。
A:错误
B:正确

数字系统设计分为自下而上和自上而下的设计方法。
A:错误
B:正确

门电路组成的多谐振荡器振荡周期与时间常数RC无关。
A:错误
B:正确

ASM图中有状态框、判断框、输出框三种符号。
A:错误
B:正确

0FEH是我们数制中的十六进制。
A:错误
B:正确

八进制数（18）8比十进制数（18）10小。
A:错误
B:正确

电路的噪声容限越大，抗干扰能力愈强。
A:错误
B:正确