|
|
A:PLA
B:PAL
C:GAL
D:CPLD
无论是那一种ADC，都是要把()
A:离散的模拟量转换成连续的数字量
B:离散的模拟量转换成离散的数字量
C:连续的模拟量转换成离散的数字量
D:连续的模拟量转换成连续的数字量
ISP工程KIT是基于（）编程接口实现的
A:PC串行I/O
B:PC并行I/O
C:端口号
D:存储器地址
一个容量为1K*8的存储器有（）个存储单元
A:8
B:8K#8000
C:8192
在外加触发信号有效时，电路可以触发翻转，实现()。
A:置0
B:置1
C:置0或置1
多余输入端可以悬空使用的门是（）。
A:与非门
B:TTL与非门
C:或非门
D:亦或门
寄存器是用来暂存数据的()部件。
A:物理
B:物理和逻辑
C:逻辑
二进制数100111011转换为八进制数是：()
A:164
B:543
C:473
D:456
组合电路是由（）。
A:门电路构成
B:触发器构成
C:A和B
用二进制码表示指定离散电平的过程称为（）
A:采样
B:量化
C:保持
D:编码
ROM的一般结构由哪几部分组成（）
A:地址译码器
B:指令译码器
C:存储矩阵
D:读出电路
PLD编程连接点有哪几种形式()
A:固定连接
B:不固定连接
C:编程连接
D:不连接
基本RS触发器用两个输入端分别加有效信号（在这里低电平有效）可使触发器直接（）。
A:置0
B:置1
C:置-1
根据输出信号的特点可将时序电路分为()
A:Mealy型
B:Moore型
C:同步时序逻辑电路
D:异步时序逻辑电路
输入级由组成。（）
A:多发射级三极管
B:电阻
C:二极管
D:电容
脉冲异步时序逻辑电路中的存储元件可以采用（ ）。
A:时钟控制RS触发器
B:D触发器
C:基本RS触发器
D:JK触发器
（）的权存在着2的幂次关系。
A:二进制
B:八进制
C:十六进制
D:十进制
具有透明特性的有()。
A:D触发器
B:D锁存器
C:钟控RS触发器
D:主从型RS触发器
下列哪些属于直接型ADC（）
A:逐次逼近型ADC
B:单积分型ADC
C:双积分型ADC
D:并联方式ADC
除基本触发器外，触发器在电路结构形式上可分为（）等不同类型。
A:主从RS
B:JK触发器
C:维持阻塞D触发器
D:利用CMOS传输门的边沿触发器
施密特触发器可用于将三角波变换成正弦波。
A:错误
B:正确
在同步时序电路的设计中，若最简状态表中的状态数为2N，而又是用N级触发器来实现其电路，则不需检查电路的自启动性。
A:错误
B:正确
所有的半导体存储器在运行时都具有读和写的功能
A:错误
B:正确
量化是对展宽的采样值进行划分量化级，级别越多，与模拟量相对的数字信号的位数越多
A:错误
B:正确
矩形脉冲信号的参数有周期，占空比，脉宽。
A:错误
B:正确
编码器能将特定的输入信号变为二进制代码；而译码器能将二进制代码变为特定含义的输出信号，所以编码器与译码器使用是可逆的。
A:错误
B:正确
当传送十进制数5时，在8421奇校验码的校验位上值应为1。
A:错误
B:正确
VHDL常用语句分并行(Concurrent)语句和顺序(Sequential)语句两种
A:错误
B:正确
优先编码器的编码信号是相互排斥的，不允许多个编码信号同时有效。
A:错误
B:正确
通用阵列逻辑(GAL)器件是一种可用电擦除的,但是不可重复编程的高速PLD
A:错误
B:正确
十进制数（9）10比十六进制数（9）16小。
A:错误
B:正确
在一个8位的存储单元中，能够存储的最大无符号整数（256）10。
A:错误
B:正确
多谐振荡器的输出信号的周期与阻容元件的参数成正比。
A:错误
B:正确
将模拟量转换为数字量的装置称为A/D转换器
A:错误
B:正确
ADC的主要技术指标有分辨率、量化误差、线性度偏移误差
A:错误
B:正确
施密特触发器的正向阈值电压一定大于负向阈值电压。
A:错误
B:正确
ispEXPERT能进行逻辑优化，将逻辑映射到器件中去，但不能自动完成布局与布线并生成编程所需要的熔丝图文件
A:错误
B:正确
单积分型ADC，输入的模拟电压被直接转换成数字代码，不经过任何中间变量
A:错误
B:正确
单稳态电路在触发信号作用下，可从暂稳态进入稳态
A:错误
B:正确
RAM的典型结构由地址译码、存储矩阵和读控制三部分组成
A:错误
B:正确
|
|
发表于 2020-8-8 19:01:12
