|
|
A:有1出0，全0出1
B:有0出1，全1出0
C:相同出0，不同出1
D:相同出1，不同出0
译码器辅以门电路后，更适用于实现多输出逻辑函数，因为它的每个输出为（）。
A:或项
B:最小项
C:与项之和
D:最小项之和
下列逻辑电路中为时序逻辑电路的是（）。
A:变量译码器
B:加法器
C:数码寄存器
D:数据选择器
用或非门构成的基本RS触发器的所谓“状态不定”是指在RS两端同时加信号（）。
A:R=0，S=0
B:R=0，S=1
C:R=1，S=0
D:R=1，S=1
组合逻辑电路消除竞争冒险的方法有（）。
A:修改逻辑设计
B:在输出端接入缓冲电路
C:后级加缓冲电路
D:屏蔽输入信号的尖峰干扰
用555定时器组成施密特触发器，当输入控制端CO外接10V电压时，回差电压为（）。
A:3.3V
B:5V
C:6.6V
D:10V
接通电源电压就能输出矩形波形的电路是（）。
A:单稳态触发器
B:施密特触发器
C:Ｄ触发器
D:多谐振荡器
某模/数转换器的输入为 0~5V 模拟电压，输出为8 位二进制数字信号（D7~D0）。则该模/数转换器能分辨的最小模拟电压为（）。
A:0.01V
B:0.0196V
C:0.0392V
D:0.1v
输出端可直接连在一起实现“线与”逻辑功能的门电路是（）。
A:与非门
B:或非门
C:三态门
D:ＯＣ门
对于TTL与非门闲置输入端的处理，不可以（）。
A:接电源
B:通过电阻33kΩ接电源
C:接地
D:与有用输入端并联
下列触发器中，克服了空翻现象的有（）。
A:边沿D触发器
B:主从RS触发器
C:同步RS触发器
D:主从JK触发器
三态输出门的输出状态为（）。
A:高电平
B:低电平
C:高阻
D:低阻
存储器电路结构包含（）。
A:地址译码器
B:存储矩阵
C:输入/输出电路
D:PLC
数字系统的优点有（）。
A:较大的动态范围
B:可预先决定精度
C:可靠性高
D:对温度变化敏感性低
下列那种是描述时序电路逻辑功能的方法（）。
A:逻辑方程组
B:状态图
C:电路图
D:时序图
时序逻辑电路按状态变化的特点分为（）。
A:同步时序逻辑电路
B:异步时序逻辑电路
C:米里型
D:摩尔型
触发器的特点是（）。
A:在输入信号作用下稳态不变
B:具有一个稳态
C:具有两个稳态
D:在输入信号作用下两个稳态可以相互转换
逻辑函数的表示方法有（）。
A:真值表
B:逻辑函数式
C:逻辑图
D:波形图和卡诺图
以下电路中实现“线与”功能的有（）。
A:与非门
B:三态输出门
C:集电极开路门
D:漏极开路门
欲使JK触发器按Qn+1=0工作，可使JK触发器的输入端（）。
A:J=K=1
B:J=Q,K=Q
C:J=Q,K=1
D:J=0,K=1
构成计数电路的基本单元是具有记忆作用的触发器。
A:错误
B:正确
三种基本逻辑关系是“与”逻辑、“或”逻辑、“非”逻辑。
A:错误
B:正确
任何逻辑函数都可以表示成最简最小项之和的形式，而且对某一个逻辑函数来说，这种表示形式只有一个。
A:错误
B:正确
施密特触发器属于电平触发，但使，输入信号从低电平上升时的转换电平和从高电平下降时的转换电平不相同。
A:错误
B:正确
由四个触发器构成的二进制计数电路共有八个计数状态。
A:错误
B:正确
维持阻塞式触发器也存在一次性翻转问题。
A:错误
B:正确
移位寄存器除了具有暂存数码的功能外，还具有将数码移位的功能。
A:错误
B:正确
单稳态触发器的主要应用为：定时、延时、整形。
A:错误
B:正确
若逻辑代数式A+B=B+C,则A=C。
A:错误
B:正确
在组合逻辑电路中，并非所有的竞争都会产生冒险。
A:错误
B:正确
三态门的典型用途就是能够实现用总线传输几个不同的数据或控制信号。
A:错误
B:正确
通常，要将模拟量转换为数字量，需要三个步骤：即采样保持、量化、编码。
A:错误
B:正确
真值表和最小项之和表达式对一个逻辑函数来说不是唯一的。
A:错误
B:正确
异步计数器的优点是结构简单，缺点是速度慢。
A:错误
B:正确
在二进制译码器中，如果输入代码有n位，则有2的（n-1）次方个输出信号。
A:错误
B:正确
移存器的一个典型应用是乘、除运算，将数据左移一位就是将移存器中的数乘以2，右移一位就是除以2。
A:错误
B:正确
若对N个信号进行编码时，可用公式2的n次方大于等于N来确定需要使用的二进制代码的位数n。
A:错误
B:正确
普通的逻辑门电路允许将输出端直接连在一起。
A:错误
B:正确
DAC的分辨率就是当输入数字信号最低位变化1时，输出模拟电压的变化量。
A:错误
B:正确
环形振荡器输出矩形方波，可用作数字电路中的信号源。
A:错误
B:正确
|
|
发表于 2020-8-8 19:00:05
