|
|
A:移位寄存器最高位置1
B:移位寄存器的最低位置1
C:移位寄存器的所有位均置1
D:移位寄存器的所有位均置0
施密特触发器有()个稳定状态，多谐振荡器有()个稳定状态。
A:２、０
B:０、２
C:１、０
D:０、１
若希望采用触发器设计一个六进制同步计数器，故需要（）个触发器。
A:3
B:2
C:6
D:4
可用于总线结构，分时传输的门电路是（）。
A:异或门
B:同或门
C:ＯＣ门
D:三态门
逻辑式F=ABC可变换为（）。
A:F=AB+C
B:F=A+BC
C:F=CBA
D:F=A+B+C
欲使边沿JK触发器构成T’触发器，则只要使（）。
A:JK=01
B:JK=11
C:JK=10
D:JK=00
下列逻辑电路中为时序逻辑电路的是（）。
A:变量译码器
B:加法器
C:数码寄存器
D:数据选择器
由集成定时器555构成的单稳态触发器，加大定时电容C，则（）。
A:增大输出脉冲的幅度
B:增大输出脉冲的宽度
C:对输出脉冲无影响
D:减小输出脉冲的宽度
n位的二进制加法计数器，能计数的最大十进制数是（）。
A:10
B:2n-1
C:n
D:n-1
设计一个十进制计数器，需要的触发器个数至少为（）。
A:4个
B:5个
C:6个
D:7个
以下电路中实现“线与”功能的有（）。
A:与非门
B:三态输出门
C:集电极开路门
D:漏极开路门
存储器电路结构包含（）。
A:地址译码器
B:存储矩阵
C:输入/输出电路
D:PLC
按照数据写入的方式，ROM可分为（）。
A:掩膜ROM
B:PROM
C:EPROM
D:E2PROM
计数器按ＣＰ脉冲的输入方式可分为（）。
A:同步计数器
B:异步计数器
C:延时计数器
D:以上均正确
在下列逻辑电路中，属于组合逻辑电路的有（）。
A:译码器
B:编码器
C:全加器
D:寄存器
以下关于时序逻辑电路的说法正确的是（）。
A:任一时刻的输出信号不仅和当时的输入信号有关，而且与电路原状态有关
B:时序电路必须包含存储电路
C:状态转换表、时序图等可以描述时序逻辑电路
D:时序电路工作时始终在有限个状态间按一定规律转换
数字系统的优点有（）。
A:较大的动态范围
B:可预先决定精度
C:可靠性高
D:对温度变化敏感性低
以下说法正确的是（）。
A:同步SR结构是电平触发方式
B:维持阻塞结构是边沿触发方式
C:同步SR结构是边沿触发方式
D:维持阻塞结构是电平触发方式
一种进位计数制包含两个基本因素（）。
A:数制
B:码制
C:基数
D:位权
下列触发器中，克服了空翻现象的有（）。
A:边沿D触发器
B:主从RS触发器
C:同步RS触发器
D:主从JK触发器
ADC的转换速度用转换时间来描述。
A:错误
B:正确
施密特触发器属于电平触发，但使，输入信号从低电平上升时的转换电平和从高电平下降时的转换电平不相同。
A:错误
B:正确
在逻辑电路中，状态赋值时用1表示高电平，用0表示低电平，则为正逻辑；反之，用0表示高电平，用1表示低电平，则为负逻辑。
A:错误
B:正确
函数值没有被完全定义的逻辑函数，就叫做非完全描述逻辑函数。
A:错误
B:正确
从电路分类来看，计数器是属于组合逻辑电路。
A:错误
B:正确
主从式触发器的一次性翻转问题，是由于将输出状态反馈到输入端，从而使主锁存器的输出不能任意变化而引起的。
A:错误
B:正确
若逻辑代数式AB=BC,则B=C。
A:错误
B:正确
通常，要将模拟量转换为数字量，需要三个步骤：即采样保持、量化、编码。
A:错误
B:正确
由四个触发器构成的二进制计数电路共有八个计数状态。
A:错误
B:正确
三态门的典型用途就是能够实现用总线传输几个不同的数据或控制信号。
A:错误
B:正确
表示逻辑函数通常使用真值表、逻辑函数、卡诺图、逻辑图及工作波形图。
A:错误
B:正确
n个变量一共有2的n次方个最小值。
A:错误
B:正确
若逻辑代数式A+B=B+C,则A=C。
A:错误
B:正确
在二进制译码器中，如果输入代码有n位，则有2的（n-1）次方个输出信号。
A:错误
B:正确
真值表和最小项之和表达式对一个逻辑函数来说不是唯一的。
A:错误
B:正确
在逻辑代数中，不管是变量还是函数，它们只有0和1两个取值，且表示数量的大小。
A:错误
B:正确
移位寄存器除了具有暂存数码的功能外，还具有将数码移位的功能。
A:错误
B:正确
CMOS集成门电路是当前组合逻辑电路的基本逻辑单元。
A:错误
B:正确
在组合逻辑电路中，并非所有的竞争都会产生冒险。
A:错误
B:正确
影响二极管的开关速度的主要因素是反向恢复时间，而开通时间常可忽略不计。
A:错误
B:正确
|
|
发表于 2020-8-8 19:00:05
